你的位置:首页 > 知识课堂 > 正文

上拉电阻的作用

发布时间:2012-11-29


什么是上拉电阻

        所谓上拉电阻(英语:Pull-up resistors)是在数字电路的当某输入端口未连接设备或处于高阻抗的情况下,一种用于保证输入信号为预期逻辑电平的电阻元件。他们通常在不同的逻辑器件之间工作,提供一定的电压信号。

 

上拉电阻原理

        在上拉电阻所连接的导线上,如果外部组件未启用,上拉电阻将“微弱地”将输入电压信号“拉高”。当外部组件未连接时,对输入端来说,外部“看上去”就是高阻抗的。这时,通过上拉电阻可以将输入端口处的电压拉高到高电平。如果外部组件启用,它将取消上拉电阻所设置的高电平。通过这样,上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。

上拉电阻

上拉电阻

 

为什么要使用上拉电阻

  一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。

  数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定。

  一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似于一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上拉电阻,也就是说,该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻。

  上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是上拉增大电流,下拉电阻是用来吸收电流。
 


上拉电阻的具体应用


  1,如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的, 这个很容易理解,管子没有电源就不能输出高电平了。

  2,如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是电阻太大,压降太高),就可以用上拉电阻提供电流分量, 把电平“拉高”。(就是并一个电阻在IC内部的上拉电阻上, 让它的压降小一点)。当然管子按需要工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。

    3、当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

  4、OC门电路必须使用上拉电阻,以提高输出的高电平值。

  5、为增强输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

  6、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻以降低输入阻抗, 提供泄荷通路。

  7、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强抗干扰能力。

  8、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰。

  9、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。

 

使用上拉电阻的注意事项

  需要注意的是,上拉电阻太大会引起输出电平的延迟。(RC延时)一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平。

  上拉电阻阻值的选择原则包括:

  1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

  2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

  3、对于高速电路,过大的上拉电阻可能边沿变平缓。  
      

特别推荐
技术文章更多>>
技术白皮书下载更多>>
热门搜索

关闭

关闭