晶振电路
在上篇的文章中，已经为大家讲解过晶振电路的主要原理了，相信大家都了解它的原理和作用了吧。今天再续接着晶振电路的内容讲，不过本文讲解的是晶振电路中常见问题，希望大家都能好好的浏览以下的内容。
一、如何判断电路中晶振是否被过分驱动?
答:电阻RS常用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀，这将引起频 率的上升。可用一台示波器检测OSC输出脚，如果检测一非常清晰的正弦波，且正弦波的上限值和下限值都符合时钟输入需要，则晶振未被过分驱动;相反，如果 正弦波形的波峰，波谷两端被削平，而使波形成为方形，则晶振被过分驱动。
这时就需要用电阻RS来防止晶振被过分驱动。判断电阻RS值大小的最简单的方法就 是串联一个5k或10k的微调电阻，从0开始慢慢调高，一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻RS值。
晶振电路
(1)因为每一种晶振都有各自的特性，所以最好按制造厂商所提供的数值选择外部元器件。
(2)在许可范围内，C1，C2值越低越好。C值偏大虽有利于振荡器的稳定，但将会增加起振时间。
(3)应使C2值大于C1值，这样可使上电时，加快晶振起振。
在石英晶体谐振器和陶瓷谐振器的应用中，需要注意负载电容的选择。不同厂家生产的石英晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异，在选用，要了解该型号振荡器的关键指标，如等效电阻，厂家建议负载电容，频率偏差等。在实际电路中，也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。示波器在观察振荡波形时，观察OSCO管脚(Oscillator output)，应选择100MHz带宽以上的示波器探头，这种探头的输入阻抗高，容抗小，对振荡波形相对影响小。(由于探头上一般存在10～20pF的电容，所以观测时，适当减小在OSCO管脚的电容可以获得更接近实际的振荡波形)。工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。若峰峰值小于70%，可适当减小OSCI及OSCO管脚上的外接负载电容。反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加负载电容。
用示波器检测OSCI(Oscillator input)管脚，容易导致振荡器停振，原因是：
部分的探头阻抗小不可以直接测试，可以用串电容的方法来进行测试。如常用的4MHz石英晶体谐振器，通常厂家建议的外接负载电容为10～30pF左右。若取中心值15pF，则C1，C2各取30pF可得到其串联等效电容值15pF。同时考虑到还另外存在的电路板分布电容，芯片管脚电容，晶体自身寄生电容等都会影响总电容值，故实际配置C1，C2时，可各取20～15pF左右。并且C1，C2使用瓷片电容为佳。
总之，以上各方面是我们搜寻和总结的一些晶振电路中的常见问题，在大家繁忙办公的同时，掌握了这些与晶振电路选择电容，多少会对各位提升工作效率有所帮助。
浏览过本文<晶振电路中常见问题>的人也浏览了：
晶振不起振原因分析
http://bbs.cntronics.com/thread-232097-1-1.html
单片机典型的晶振电路有哪些
http://bbs.cntronics.com/thread-232312-1-1.html
详解一款晶振电路设计——在线下载
http://bbs.cntronics.com/thread-193418-1-1.html
