高速数字电路设计电容选型首选法则及实例分析
目前,在当代的应用可谓是越来越广泛,高速数字电路设计电容选型首选法则及实例分析是值得我们好好学习的,现在我们就深入了解高速数字电路设计电容选型首选法则及实例分析。
关键词:去耦(decouple)、旁路(Bypass)、等效串联电感(ESL)、等效串联电阻(ESR)、高速电路设计、电源完整性(PI)、信号完整性(SI)
高速数字电路设计电容选型首选法则及实例分析
高手和前辈们总是告诉我们这样的经验法则:“在电路板的电源接入端放置一个1~10μF的电容,滤除低频噪
声;在电路板上每个器件的电源与地线之间放置一个0.01~0.1μF的电容,滤除高频噪声。”在书店里能够得到
的大多数的高速PCB设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则(老外俗称Rule of
Thumb)。但是为什么要这样使用呢?
综上所述,本文已为讲解高速数字电路设计电容选型首选法则及实例分析,相信大家对高速数字电路设计电容选型首选法则及实例分析的认识越来越深入,希望本文能对各位读者有比较大的参考价值
浏览过本文<高速数字电路设计电容选型首选法则及实例分析>文的人也浏览了
高速数字设计(一)
http://baike.cntronics.com/design/143