锁相环电路 锁相环电路设计心得
锁相环是一种控制晶振使其相对于参考信号保持恒定相位的电路，在数字通信系统中使用比较广泛。目前微处理器或DSP集成的片上锁相环，主要作用则是通过软件实时地配置片上外设时钟，提高系统的灵活性和可靠性。此外，由于采用软件可编程锁相环，所设计的系统处理器外部允许较低的工作频率，而片内经过锁相环微处理器提供较高的系统时钟。这种设计可以有效地降低系统对外部时钟的依赖和电磁干扰，提高系统启动和运行的可靠性，降低系统对硬件的设计要求。
TMS320F28l2处理器的片上晶振和锁相环模块为内核及外设提供时钟信号，并且控制器件的低功耗工作模式。片上晶振模块允许使用2种方式为器件提供时钟，即采用内部振荡器或外部时钟源。如果使用内部振荡器，必须在XI/XCLKIN和X2这两个引脚之间连接一个石英晶体，一般选用30 MHz。如果采用外部时钟，可以将输人的时钟信号直接接到XI/XCLKIN引脚上，而X2悬空，不使用内部振荡器。晶体振荡器及锁相环模块结构如图1 所示。
外部XPLLDIS引脚可以选择系统的时钟源。当XPLLDIS为低电平时，系统直接采用外部时钟或外部晶振作为系统时钟；当XPLLDIS为高电平时，外部时钟经过PLL倍频后为系统提供时钟。系统可以通过锁相环控制寄存器来选择锁相环的工作模式和倍频的系数。表1列出了锁相环配置模式。
表1 锁相环配置模式
如果XPLLDIS为高电平，使能芯片内部锁相环电路，则可以通过控制寄存器PLLCR软件设置系统的工作频率。但要注意，在通过软件改变系统的工作频率时，必须等待系统时钟稳定后才可以继续完成其他操作。此外，还可以通过外设时钟控制寄存器使能外设时钟。在具体的应用中，为降低系统功耗，不使用的外设最好将其时钟禁止。外设时钟包括快速外设和慢速外设两种，分别通过HISPCP和LOSPCP寄存器进行设置。下面给出改变锁相环倍频系数和外设时钟的具体应用程序。
锁相环电路设计心得
真正是调试才能发现设计中的问题。太哦是工程的第一件就是先调节电源电路。在电电原的调试过程中，我发现LM317输出总是受到输入的影响。可能就是因为调节端子的电流在输出端产生的电压太大了，这个原因可能和我采用比较的大电位器来作为调节电阻有关。
着就是晶振的问题。我采用的是KSS的晶振。发现这个晶振每个的引脚在晶振的下面，而后每个引脚的侧面有两个小的引脚，后来发现其中的一个并没有和下面的引脚连在一起。在第一次焊接的时候就是没有注意到这个问题，然后把侧面的两个都连上，最后没出信号。后来正确的安装后就号了。引脚的顺序，带点的引脚和与其相邻的引脚要接3.3V的电压，一个是电源引脚另一个是选通引脚。与带点的引脚相对角的是输出引脚。另一个引脚接地，整个晶振的外壳是接地的。因为这个资料不太好查，所以这里说明一下供以后参考。
锁相环电路
这些配置完，然后按照仿真的结果把环路滤波器电阻和电容安装好。接着就是单片机程序的调试了。我特意在一次机会买了个特价的PIC 单片机的调试工具PICKIT2 DEBUG express,后来买到之后发现这个的调试功能有限，不能支持PIC12xx系列的单片机。这个对于我的调试极为的不方便。这的进行烧写。在烧写过程中也一直报错，原因好像是USERID的问题，后来经过几次的尝试，始终不行。最后我采用的是开发板自带的pic单片机PIC16F917,开始的时候采用SPI 模式进行工作，但是后来一直不太理想。最后采用最原始的高低电平的变换来模拟时钟的方法。最后采用这种方法成功了。但是其中还是遇到了很多的问题。开始我并不是很清楚PIC 单片机的存储结构的问题。PIC 的单片机有程序存储器和数据存储器。对于PIC16F917来说，他的程序存储器和数据存储器都有四个页面。当程序很长时，需要占用多个页面。但是目前我还没有学要那么长。是否在不同页面调用程序要切换程序存储器页面，还没研究过。但是在数据存储器间进行访问时，一定要这样切换页面。
综上所述，本文已为讲解锁相环电路设计心得，相信大家对锁相环电路设计心得的认识越来越深入，希望本文能对各位读者有比较大的参考价值。
浏览过本文<锁相环电路 锁相环电路设计心得>的人也浏览了
锁相环简介
http://baike.cntronics.com/abc/4477
锁相环分类及工作原理
http://baike.cntronics.com/abc/4476
数字锁相环的设计以及分析
http://baike.cntronics.com/abc/664
