数字电路中的专业名词很多，下面按“基础、组合逻辑、时序逻辑、存储与系统、时序与可靠性、设计与实现”分类，给出常见名词的解释和用途。
一、基础概念与逻辑门
| 名词 | 解释 | 用途 |
|---|
| 数字信号 | 用离散电压或电流表示逻辑 0 和 1 的信号 | 抗干扰强、易存储、便于运算和传输 |
| 逻辑电平 | 规定一定电压范围代表逻辑 0 或 1 | 保证芯片之间正确识别高低电平 |
| 正逻辑/负逻辑 | 正逻辑：高电平为 1；负逻辑：低电平为 1 | 定义接口极性，分析电路行为 |
| 门电路 | 实现基本布尔运算的电路，如与门、或门、非门、与非门、或非门、异或门 | 构成所有数字逻辑的基础 |
| 布尔代数 | 用代数方法描述和化简逻辑关系 | 简化逻辑表达式，减少门电路数量 |
| 真值表 | 列出所有输入组合及对应输出 | 描述逻辑功能、验证设计 |
| 卡诺图 | 一种逻辑化简图形工具 | 手工化简组合逻辑 |
| 噪声容限 | 电路能容忍的输入噪声范围 | 提高系统抗干扰能力，保证 0/1 可靠区分 |
二、组合逻辑
| 名词 | 解释 | 用途 |
|---|
| 组合逻辑 | 输出只取决于当前输入，没有记忆功能 | 实现加法、选择、译码、比较等功能 |
| 编码器 | 将多个输入状态转换为二进制编码 | 键盘编码、优先编码、中断编号 |
| 译码器 | 将二进制编码转换为特定输出线 | 地址译码、七段显示驱动 |
| 多路复用器 MUX | 从多路输入中选择一路输出 | 数据选择、总线切换、逻辑函数实现 |
| 解复用器 DEMUX | 将一路输入分配到多路输出之一 | 数据分配、通信路由 |
| 加法器 | 实现二进制加法的电路，如半加器、全加器 | CPU、ALU、DSP 中的算术运算 |
| 比较器 | 比较两个二进制数的大小或是否相等 | 条件判断、排序、控制逻辑 |
| ALU | 算术逻辑单元，执行加减、与或非、移位等 | CPU 的核心运算部件 |
| 三态门 | 输出可为 0、1 或高阻态 Z | 多个设备共享总线，避免冲突 |
| 总线 | 多设备共享的数据、地址或控制通道 | 减少连线，实现模块间通信 |
三、时序逻辑
| 名词 | 解释 | 用途 |
|---|
| 时序逻辑 | 输出取决于当前输入和过去状态，具有记忆功能 | 实现寄存器、计数器、状态机 |
| 锁存器 | 电平敏感的存储元件，使能有效时输出跟随输入 | 临时存储，但易受毛刺影响 |
| 触发器 | 边沿敏感的存储元件，可稳定存储 1 位 | 寄存器、计数器、状态机的基本单元 |
| D 触发器 | 时钟边沿采样 D 输入并输出 | 最常用的数据存储和同步元件 |
| JK/T 触发器 | 具有翻转、保持、置位、复位功能的触发器 | 分频、计数、状态控制 |
| 寄存器 | 一组触发器，用于并行存储多位数据 | 暂存数据、流水线、配置寄存器 |
| 移位寄存器 | 数据按时钟节拍逐位移动 | 串并转换、延迟、序列生成 |
| 计数器 | 对时钟脉冲计数 | 定时、分频、地址生成、事件计数 |
| 有限状态机 FSM | 由有限状态、转移条件和输出组成 | 控制逻辑、协议实现、序列检测 |
| 同步/异步 | 同步靠时钟统一节拍；异步由事件或握手控制 | 决定系统时序风格和复杂度 |
| 时钟 | 同步时序电路的节拍信号 | 协调触发器采样和状态更新 |
| 复位/置位 | 将电路强制到初始状态或指定状态 | 上电初始化、错误恢复 |
四、存储与系统
| 名词 | 解释 | 用途 |
|---|
| RAM | 随机存取存储器，可读写，通常易失 | 程序运行、数据缓存 |
| SRAM/DRAM | SRAM 快、贵、无需刷新；DRAM 密、廉、需刷新 | 缓存、主存 |
| ROM | 只读存储器，非易失 |
|
