你的位置:首页 > 知识课堂 > 正文

异步电路设计简介

发布时间:2013-01-14

异步电路设计简介


什么是异步电路

异步电路的逻辑是循序逻辑的普遍本质,但是由于它的弹性关系,他也是设计上困难度最高的。最基本的储存元件是锁存器。锁存器可以在任何时间改变它的状态,依照其他的锁存器信号的变动,他们新的状态就会被产生出来。异步电路的复杂度随着逻辑门的增加,而复杂性也快速的增加,因此他们大部分仅仅使用在小的应用。然而,电脑辅助设计工具渐渐的可以简化这些工作,允许更复杂的设计。

三相异步电路
图一:三相异步电路

异步电路设计原理

异步电路主要是组合逻辑电路,用于产生地址译码器、FIFO或RAM的读写控制信号脉冲,但它同时也用在时序电路中,此时它没有统一的时钟,状态变化的时刻是不稳定的,通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化,以避免输入信号之间造成的竞争冒险。建立时间(tsu)是指在触发器的时钟上升沿到来以前,数据稳定不变的时间。如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(th)是指在触发器的时钟上升沿到来以后,数据稳定不变的时间。

三相异步电机双重连锁正反转能
图二:三相异步电机双重连锁正反转能

异步电路和同步时序电路的区别

同步时序电路:电路核心逻辑是用各种触发器实现,电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的,同步时序电路可以很好的避免毛刺,利于器件移植,利于静态时序分析(STA)、验证设计时序性能。

同步电路的时序电路共享同一个时钟CLK,而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。同步设计中最长的组合逻辑延迟,即关键路径(Critical Path)将影响整个系统的运行速度。异步电路没有统一的时钟,状态变化的时刻是不稳定的,通常输入信号只在电路处于稳定状态时才发生变化。
要采购触发器么,点这里了解一下价格!
特别推荐
技术文章更多>>
技术白皮书下载更多>>
热门搜索

关闭

关闭