目前，JTAG工作原理在当代的应用可谓是越来越广泛，JTAG工作原理是值得我们好好学习的，现在我们就深入了解JTAG工作原理。
JTAG工作原理
什么是JTAG
JTAG(Joint Test Action Group，联合测试行动组)是一种国际标准测试协议(IEEE 1149．1兼容)。标准的JTAG接口是4线——TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
JTAG功能
JTAG的主要功能有两种，或者说JTAG主要有两大类：一类用于测试芯片的电气特性，检测芯片是否有问题；另一类用于Debug，对各类芯片以及 其外围设备进行调试。一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器、挂在CPU总线上的设备以及内置模块的寄存器。本文主要介绍 的是Debug功能。
JTAG基本原理
简单地说，JTAG的工作原理可以归结为：在器件内部定义一个TAP(Test Access Port，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。首先介绍一下边界扫描和TAP的基本概念和内容。
JTAG也是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。
边界扫描(Boundary-Scan)技术的基本思想是在靠近芯片的输入／输出引脚上增加一个移位寄存器单元，也就是边界扫描寄存器(Boundary-Scan Register)。
JTAG工作原理
当芯片处于调试状态时，边界扫描寄存器可以将芯片和外围的输入／输出隔离开来。通过边界扫描寄存器单元，可以实现对芯片输入／输出信号的观察和控 制。对于芯片的输入引脚，可以通过与之相连的边界扫描寄存器单元把信号(数据)加载到该引脚中去；对于芯片的输出引脚，也可以通过与之相连的边界扫描寄存 器“捕获”该引上的输出信号。在正常的运行状态下，边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何响。这样，边界扫描寄存器提供了一 种便捷的方式用于观测和控制所需调试的芯片。另外，芯片输入／输出引脚上的边界扫描(移位)寄存器单元可以相互连接起来，任芯片的周围形成一个边界扫描链 (Boundary-Scan Chain)。边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态TAP(Test Access Port)是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器(DR)和指令寄存器(IR)。对整个TAP的控制是通过TAP控制器(TAP Controller)来完成的。下面先分别介绍一下TAP的几个接口信号及其作用。其中，前4个信号在IEEE1149.1标准里是强制要求的。
◇TCK：时钟信号，为TAP的操作提供了一个独立的、基本的时钟信号。
◇TMS：模式选择信号，用于控制TAP状态机的转换。
◇TDI：数据输入信号。
◇TDO：数据输出信号。
◇TRST：复位信号，可以用来对TAP Controller进行复位(初始化)。这个信号接口在IEEE 1149.1标准里并不是强制要求的，因为通过TMS也可以对TAP Controller进行复位。
◇STCK：时钟返回信号，在IEEE 1149.1标准里非强制要求。
◇DBGRQ：目标板上工作状态的控制信号。在IEEE 1149.1标准里没有要求，只是在个别目标板(例如STR710)中会有。
综上所述，本文已为讲解JTAG工作原理，相信大家对JTAG工作原理的认识越来越深入，希望本文能对各位读者有比较大的参考价值.
浏览过本文<JTAG工作原理>的人也浏览了
JTAG工作原理站内搜索
http://www.cntronics.com/search?q=JTAG%E5%B7%A5%E4%BD%9C%E5%8E%9F%E7%90%86&type=all&pageforum=12
