三态缓冲器（Three-state-buffer），又称为三态门、三态驱动器，其三态输出受到使能输出端的控制，当使能输出有效时，器件实现正常逻辑状态输出（逻辑0、逻辑1），当使能输入无效时，输出处于高阻状态，即等效于与所连的电路断开。 三态缓冲器的三态分别是高电平、低电平、高阻态。三态缓冲器除了常规缓冲器的功能外，还有一个选项卡通输入端，用E表示。当E=0和E=1时有不同的输出值。

三态门的状态

三态门，是在一般的逻辑门输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。在高阻态时，输入输出相互隔断，输出端处于悬空状态（高阻态），这里输出端电位取决于各它相连接的外电路。三态门都有一个EN控制使能端，来控制门电路的通断。因此利用三态门可心方便地将输出端连接到总线。 如果你的多个设备端口要挂在一个总线上, 必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出, 这时其他端口必须在高阻态, 同时可以输入这个输出端口的数据. 所以你还需要有总线控制管理, 访问到哪个端口, 那个端口的三态缓冲器才可以转入输出状态. 这是典型的三态门应用, 如果在线上没有两个以上的输出设备, 当然用不到三态门, 而线或逻辑又另当别论了。

三态数据缓冲器

三态数据缓冲器是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。CPU发往存储芯片的控制信号主要有读/写信号(R/W)、片选信号(CS)等。值得注意的是，不同性质的半导体存储芯片其外围电路部分也各有不同，如在动态RAM中还要有预充、刷新等方面的控制电路，而对于ROM芯片在正常工作状态下只有输出控制逻辑等。

总结，通过本文的讲解，相信大家对三态缓冲器的认识会越来越深入，也知道了三态数据缓冲器的相关知识，希望本文能对大家的工作有一定的指导作用，不过大家还要一如既往的学习三态缓冲器的相关先进知识，才能在激烈的竞争中占有优势。

浏览过本文<什么是三态缓冲器>的人也浏览了：

吸电流、拉电流、灌电流、上下拉电阻、高阻态分析
http://baike.cntronics.com/abc/431

解析高精确度与分辨率模拟数字转换器布线技术
http://www.cntronics.com/gptech-art/80016527?page=2/80016527?page=2

应用超声波传感器设计水位自动控制系统研究
http://www.cntronics.com/sensor-art/80020534?page=2